Приятно конечно, но ... Ответная ложка от их ИЕЕЕ Стд 1_0_7_6.6-1999 («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Приятно конечно, но ... Ответная ложка от их ИЕЕЕ Стд 1_0_7_6.6-1999

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено zlyh 01 октября 2003 г. 11:03
В ответ на: немного приятного про XST/synplify VHDL (типа ложка меда в цистерну дегтя) отправлено yes 29 сентября 2003 г. 17:01

"ИЕЕЕ стандарт для VHDL RTL синтеза"
Пункт 8.9.5 "Конкурентное" присвоение сигнала
(и повторяется во всех его подпунктах)

"Edge specification shall not be allowed in concurrent signal assignments"

:-(

Отправка ответа