Отправлено yes 02 октября 2003 г. 09:09

посмотрел я доки, сложилось следующее представление -

если Verilog и VHDL (да и SystemС) отличаются тоько синтаксисом, то
Handel-C сильно отличается по логике,
складывается впечатление, что Handel-C заточен под разработку FSM (то есть эта идея - последовательного потактового исполнения)
в принципе мне идея понравилась, и такое впечатление, что язык разрабатывали более понимающие в разработке железа

по поводу DK1 - насколько он глючен? я попробывал скомпилить экзамплы (VC++ 6.0) - чего-то дебагер кривенько работает - брекпоинты не ставятся, иногда подвисает.

и то что генерится (EDIF), насколько эфективно получается area/time?

• (+) — Postoroniy_V   (02.10.2003 20:22, 502 байт)