[an error occurred while processing this directive]
Как подключить файл для ROM в альтеру, используя Verilog HDL?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.)»)
[an error occurred while processing this directive]
|
Отправлено
Sheik 18 апреля 2001 г. 09:21
|
|
|
|
И вообще можно ли немного рассказать о возможности работы с компонентами из MaxPlusII. Я пишу в Active HDL. Заранее спасибо. Можно мылом!
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru