[an error occurred while processing this directive]
Транслятор VHDL в Verilog
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
Axe 18 ноября 2003 г. 13:45
|
|
|
|
Привет
Требуется такой транслятор. Много слышал хорошего о X-HDL 3.2.x.x, но нет лицензии.
Есть ли ещё достойные варианты?
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru