Отправлено igorp 23 декабря 2003 г. 01:03

Дано: выход с A2D (Analog Dev), в т.ч. c 3-state (он так и выглядит: 0<=>1 и плавные 3-state переходы) подаю на вход в Спартан, что-то с ним делаю, и параллельно ТОТ же сигнал со входа простым assignment, без flip-flop, в VHDL вывожу в качестве тест-поинта на выход.

Имею: выход НЕ повторяет вход, какой-то зависимости не заметил, только что переход 0-1 происходит эпизодически.

Игрался с опцией KEEPER для входа - ничего не дало.

Кто что присоветует?

Спасибо,
Игорь

З.Ы. А почему
"Программируемые логические схемы и их применение" не открываютя?