[an error occurred while processing this directive]
«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Страницы:
Текущая
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Новое сообщение
Регистрация
Телеконференции
——> Выберите конференцию
Микроконтроллеры <03.01.2024 22:59>
Программируемые логические схемы <03.01.2017 20:54>
Языки описания аппаратуры (VHDL и др.) <23.12.2018 20:16>
Цифровые сигнальные процессоры (DSP) <31.08.2023 09:00>
Аналоговая схемотехника <16.06.2022 18:58>
Голосования <08.12.2022 22:35>
Простой и более-менее точный алгоритм для вычисления ln(x)?
—
AlexP
(20.01.2004 18:09, 112 байт)
Ответ:
—
IgorK
(22.01.2004 00:12,
пустое
,
ссылка
)
Самое простое (+)
—
Fat Robot
(20.01.2004 18:46, 100 байт)
Ответ: самый простой CORDIC, три сумматора/вычитателя, сдвигатель(не помню сколько), плюс маленькая память, если интересно могу послать код, но ты в нем всё равно ничего не поймёшь поскольку метод не тривиальный
—
vitus_strom
(21.01.2004 10:29,
пустое
)
Ответ: Только не пользуй знакопеременный ряд
—
vitus_strom
(21.01.2004 10:30,
пустое
)
Ответ: Таблица - простой способ, но ест ресурсов много
—
AlexP
(21.01.2004 00:47,
пустое
)
VHDL
—
alm197979
(20.01.2004 15:21, 116 байт)
создание теста в LeonardoSpectrum
—
Проф
(20.01.2004 10:05, 266 байт)
А где такой документ можно взять ?
—
DmitriP
(20.01.2004 15:48,
пустое
)
Ответ: Так как изменять bench в Leonardo?
—
Проф
(27.01.2004 16:59, 129 байт)
Ответ: где описывается создание теста в Leonardo
—
Проф
(23.01.2004 11:43, 366 байт)
Про конечные автоматы.
—
zlyh
(16.01.2004 15:50, 457 байт)
Меня там уже удалили.
—
zlyh
(21.01.2004 09:53,
пустое
)
в последнее время мне часто приходится код с "ориджин Воронеж" смотреть - подозреваю кто идеолог использования FSM в разработке :)
—
yes
(19.01.2004 09:27, 275 байт)
Пару триггеров - Да. Но когда нет опыта... Это как с типами - нудно, но надо научиться.
—
zlyh
(19.01.2004 09:48,
пустое
)
Господа! А у кого под рукой или помнит где взять. Задержки в проводниках PCB. Какие нибудь, хотя бы средние значения. Чего то совсем крыша съехала - никак доки на эту тему найти не могу...
—
Пятничный хрен
(16.01.2004 14:33,
пустое
)
180ps/inch FR4
—
.
(16.01.2004 18:01,
пустое
)
Эту бы цифирь сразу. Все равно спасибо.
—
Пятничный хрен
(16.01.2004 20:43,
пустое
)
Странно. Не начал ворчать: "А на поворотох проводника под 45 или 90 градусов" :-)))
—
misyachniy
(20.01.2004 12:40,
пустое
)
Народ помогите оценить стоимость проекта (детали внутри)
—
maximm
(15.01.2004 21:33, 873 байт)
Был вчера на семинаре фирмы Synopsys. Семинар на английском языке... И без перевода... Но кое-чего понял. В SystemVerilog появилось понятие interface; - позволяет объединить несколько сигналов в виде структуры и связать несколько модулей. Причём объединять можно входные и выходные сигналы. Интересно а в современных версиях VHDL есть что-нибуть подобное?
—
dsmv
(15.01.2004 12:41,
пустое
)
В VHDL есть записи.(+)
—
DmitriP
(15.01.2004 13:14, 727 байт)
Для PCI можно объединить сигналы в одну структуру, поскольку все эти сигналы - inout;
—
dsmv
(15.01.2004 14:55,
пустое
)
Interface есть, это просто описание портов и generic-ов. Сигналы наверно можно связать с помошью record type, но направление будет одно. А "связать несколько модулей" незнаю о чём.
—
zlyh
(15.01.2004 13:10,
пустое
)
C пощью record можно объединить несколько сигналов. Это я давно использую. Но направление передачи одно. Поэтому приходиться использовать два типа записи - для входа и для выхода. А здесь идея следующая:
—
dsmv
(15.01.2004 14:30, 501 байт)
Я в верилоге ни разу не гуру, но с точки зрения банальной эрудиции (+)
—
andrew_b
(16.01.2004 09:46, 610 байт)
Ответ: Правильно - лучше написать лишку, чтоб потом не сидеть и репу не чесать
—
axalay
(19.01.2004 10:23,
пустое
)
{это типа пятница} а почему бы не пользоватся оверлоадом (типа как С++), а понятие интерфейсов есть в системС (но мне так и не удалось разобраться)
—
yes
(16.01.2004 10:05,
пустое
)
Напоминает то что ВХДЛе можно хранить\компилить отдельно entity и architecture и увязывать их с помощью configuration.
—
zlyh
(15.01.2004 18:09, 285 байт)
про влияние констрейнов на P&R для ксайлинкса
—
yes
(14.01.2004 17:39, 294 байт)
Так оно и есть. Стараюсь этого не делать - возни много, толку мало.
—
V61
(14.01.2004 18:36,
пустое
)
Кто нибудь делал связку SRAM(AS7C256-12PC) с Spartan XCS10-pc84?
—
ОС
(14.01.2004 12:58, 203 байт)
Кто в PDF-е и DjVu силён? ПАмагите...
—
zlyh
(14.01.2004 12:46, 222 байт)
acrobat + djvu solo
—
рin
(14.01.2004 14:13, 210 байт)
пасиб. результат объявлю
—
zlyh
(14.01.2004 15:17,
пустое
)
Прочитал что моделсим 5.8 поддерживает VHDL 2002. А что это за зверь такой и где можно про него почитать?
—
zzz
(14.01.2004 00:58,
пустое
)
Посмотри здесь....
—
Elresearch
(14.01.2004 11:36,
пустое
,
ссылка
)
Spartan&VHDL - глючащая прога
—
veselchakU
(13.01.2004 12:38, 1685 байт)
Глюк в том...
—
veselchakU
(13.01.2004 12:54, 541 байт)
Вот сходу вижу выход только из состояния: cur_state="00". Всё остальное стоит под глубокими условиями. Некрасиво. Дуглас Смит (ХДЛ Чип Дизайн) был бы не доволен. Возможно и синтезёр на таких условиях ошибается.
—
zlyh
(13.01.2004 18:15,
пустое
)
А как иначе??
—
veselchakU
(14.01.2004 08:24, 418 байт)
Ответ
—
zlyh
(14.01.2004 12:39, 1601 байт)
Если это ISA-шина,
—
Po Hab Nik
(14.01.2004 08:45, 344 байт)
Вопрос: а сигнал тактовой частоты подводится по глобальной линии? Не исключено что здесь ложные срабатывания из-за сложной логики автомата.
—
dsmv
(13.01.2004 14:34,
пустое
)
Ответ:
—
mohammad
(17.07.2004 12:47,
пустое
)
Ответ:
—
mohammad
(17.07.2004 12:47,
пустое
)
ага, по глобальной , иначе ошибка выдается имплементером, кстати нарисовал в схематике автомат, вроде работает.
—
veselchakU
(14.01.2004 08:15, 432 байт)
Кто-нибудь знает что случилось с FPGA форумом? При попытке загрузить - чистый экран, но никаких сообщений нет...
—
LeonY
(13.01.2004 11:41,
пустое
)
Ответ: все конференции работают
—
web_m
(13.01.2004 12:51,
пустое
)
Знатокам Altera MAX+PLUS
—
matel
(12.01.2004 16:05, 445 байт)
Ответ: За что Вы так Max+Plus
—
......
(14.01.2004 14:49, 1090 байт)
Ответ:А зачем тогда Altera поддерживает ModelSim своими библиотеками для vital-симуляции
—
Ton
(16.01.2004 11:33,
пустое
)
"А связываться с ModelSim - это только время терять " - в корне не верно...
—
DmitriP
(15.01.2004 13:41, 655 байт)
Altera Advanced Synthesis ?
—
Victor Yurchenko
(14.01.2004 18:33, 129 байт)
Ответ: Вот он.
—
.....
(15.01.2004 22:19, 50 байт)
Спасибо, я уже нашел и скачал.
—
Victor Yurchenko
(16.01.2004 17:07,
пустое
)
MAX+PLUS II - это синтез. Моделирование на VHDL не поддерживает
—
Victor®
(12.01.2004 17:21,
пустое
)
Ответ: Ерунду говорите...
—
ОС
(12.01.2004 18:33,
пустое
)
Объсните, почему. MAX+PLUS II поддерживает только синтезируемое подмножество VHDL.
—
Victor®
(14.01.2004 10:30,
пустое
)
Ответ: А вы думаете синтезируемое подмножество языка не может моделироваться. Заверяю вас в обратном может. Другое дело,что поддержка языка VHDL в Max+Plus II оставляет желать лучшего...
—
ОС
(19.01.2004 14:52,
пустое
)
А у кого-нибудь есть лекарство для models_m se 5.8a??? Желательно леченный MGLS.dll...
—
LeonY
(12.01.2004 14:58,
пустое
)
Ответ: (+)
—
andrew_b
(12.01.2004 15:55, 207 байт)
Спасибо - попробую
—
LeonY
(12.01.2004 17:06,
пустое
)
Ответ: Туда вроде бы та же лицензия подходит, что и для 5.7
—
matel
(12.01.2004 15:52, 35 байт)
Saros HDL Turbowritter лицензия? кряк?
—
DT
(12.01.2004 13:16, 206 байт)
Ушло :)))
—
LeonY
(12.01.2004 15:00,
пустое
)
Spartan & VHDL
—
veselchakU
(08.01.2004 06:32, 711 байт)
Ответ: А на код можно посмотреть?
—
ОС
(08.01.2004 11:01,
пустое
)
Забыл сказать: симуляция и верификация работает ОК
—
veselchakU
(08.01.2004 06:52, 167 байт)
Инверсия четных бит во время передачи временных интервалов потока E1(g.703)
—
mbike2000ru
(06.01.2004 11:21, 376 байт)
Ответ: Это две разные вещи А-кодек и ИКМ кадр
—
maegg
(08.01.2004 12:28, 338 байт)
Ответ:
—
mbike2000ru
(08.01.2004 19:52, 261 байт)
Ответ: Спасибо, я тормознул немного... Уже сам разобрался. Больше таких глупостей спрашивать не буду:-)
—
mbike2000ru
(08.01.2004 19:48,
пустое
)
plda pci core v7.0 - граждане, кто нибудь скачивал
—
serg
(05.01.2004 13:27,
пустое
)
fix for modelsim xe 5.7c
—
sobakava
(03.01.2004 03:25, 31 байт)
См. 98 страницу по ПЛИС, внизу.
—
algent
(04.01.2004 01:41,
пустое
)
Всех с Новым Годом! И чтоб все вопросы - исчезали как пузырьки....
—
Праздничный Пятничный Хрен
(31.12.2003 20:59,
пустое
)
Ответ:
—
Праздничный Пятничный Хрен
(31.12.2003 20:59,
пустое
)
Интересно, как эффективнее получится: использование одного процесса, или нескольких (если их можно описать одним)? Подозреваю, что это зависит от интеллекта синтезатора.
—
Victor®
(29.12.2003 15:47,
пустое
)
Я делаю чтоб читалось и сегодня и завтра. Или законченые Блоки.
—
KA
(29.12.2003 16:40,
пустое
)
Т.е. только на "читабельность" влияет?
—
Victor®
(29.12.2003 17:27,
пустое
)
На скорость эмуляции, простоту отладки. А синтезатору - все равно.
—
V61
(30.12.2003 11:28,
пустое
)
Лечим ActiveHDL 6.2 Web-version
—
Мартовский Котяра
(29.12.2003 03:13, 1475 байт)
Matlab cosimulation - останавливается на 10 ms. Может все-таки нужно ставить licupgrade?
—
k2
(20.01.2004 20:28, 64 байт)
Ответ: Error всетаки found
—
SergeN
(14.01.2004 14:48, 595 байт)
Ты нажимаешь не на ту кнопку :)
—
Мартовский Котяра
(17.01.2004 02:04, 465 байт)
Ответ: Собственно хохлы с пшеками задницу тебе подставили! Как жить то дальше? Ну спионерил
—
Праздничный Пятничный Хрен
(01.01.2004 01:17,
пустое
)
Собственно я могу вообще ничего никуда не выкладывать и ни с кем не делиться...
—
Мартовский Котяра
(01.01.2004 03:54,
пустое
)
Ответ: :Жень поменьше на него внимание обращай :)) Он вечно такой ... разжигатель конфликтов ... :)
—
Jackal
(11.01.2004 20:32,
пустое
)
Саш, спасибо за инфу, буду знать :) А то гость я тут редкий, нравов не ведаю... Кстати что там с проектом ? Я тебе писал, ты мне не ответил. Кстати пиши лучше на eugenk@comail.ru
—
Мартовский Котяра
(17.01.2004 02:08,
пустое
)
Ответ: OFF/2
—
PY
(29.12.2003 11:25, 226 байт)
Привет ! Извини, не пришло по почте... А с кряком увы. Диск погиб на котором это было. Так что сам без кряка теперь сижу. Если хочешь попроси st256, я ему давал. Может поделится
—
Мартовский Котяра
(17.01.2004 02:11,
пустое
)
Уже все давно сломано до нас.
—
Ace-X
(30.12.2003 02:32,
пустое
,
ссылка
)
Ответ: Спасибо за ссылку.
—
PY
(30.12.2003 10:38,
пустое
)
Лечим Active HDL 6.1 SP2 Web version
—
Мартовский Котяра
(27.12.2003 08:45, 1901 байт)
Вот оно где...
—
Victor®
(29.12.2003 15:42,
пустое
,
ссылка
,
картинка
)
Господа, сорри, ошибка вышла. Текущую версию на сайте изменили буквально только что. Но если кто-то 6.1 SP2 уже скачал и не хочет качать 6.2 - пользуйтесь этим кряком.
—
Мартовский Котяра
(28.12.2003 01:58,
пустое
)
А почему не Active-HDL 6.2
—
KA
(27.12.2003 13:01,
пустое
)
Блин, надо же... Зашел на aldec, у них уже 6.2 появилась за те 3 дня пока я с 6.1 SP2 возился... Ладно, к новому году выложу лекарство.
—
Мартовский Котяра
(28.12.2003 01:12,
пустое
)
Потому что качал то что доступно на сайте... И вообще у меня горе. Погиб архив и я без инструментов остался :(
—
Мартовский Котяра
(28.12.2003 01:01,
пустое
)
С этим можем помочь.
—
KA
(28.12.2003 16:18,
пустое
)
Если только в Москве найдется добрый человек у которого все есть... Но это врядли, у меня была там полная экзотика типа JIdea... Ну ладно, восстановлю потихоньку, а впредь мне наука :)
—
Мартовский Котяра
(29.12.2003 02:44,
пустое
)
Подскажите, есть ли в VHDL станданртный функция преобразования BOOLEAN в STD_LOGIC
—
urri
(26.12.2003 18:48,
пустое
)
Попробуй поискать в NUMERIC_STD функцию TO_STD_LOGIC.
—
DmitriP
(29.12.2003 09:32,
пустое
)
Ответ: есть.Не использовать тип BOOLEAN.
—
Mad Makc
(28.12.2003 00:46,
пустое
)
Остался ли у кого-нибудь Xilinx WEBPack3.3 (+)
—
Paha
(24.12.2003 16:57, 323 байт)
Что-то сдается мне, что это проблема c WIN XP и WIN2000 . В WIN98SE работает без проблем
—
sed
(24.12.2003 18:05,
пустое
)
Ответ: Спасибо. Проблема решена. Оказывается в дистрибутиве 3.1 использовалась Java1.2, а она не совместима с Pentium4. (+)
—
Paha
(24.12.2003 18:33,
пустое
,
ссылка
)
Народ, помогите с лекарством к Aldec RIVIERA V2002 6.523
—
matel
(24.12.2003 07:03,
пустое
)
Отправил, попробуйте
—
sed
(24.12.2003 18:11,
пустое
)
Не подошло, можут ещё чё есть?
—
matel
(26.12.2003 02:53,
пустое
)
Ответ: Есть 2003.9 с лекарством.
—
Vlad23
(26.12.2003 06:18,
пустое
)
Можно ли к сингалу std_logic_vector прибавить константу, не описывая в коде компонент сумматора ручками?
—
cms
(23.12.2003 18:13, 127 байт)
Конечно, да! :-) (+)
—
andrew_b
(24.12.2003 09:23, 125 байт)
Спасибо. Я так и сделал. Единственная тонкость - std_logic_vector сперва необходимо привести либо к SIGNED, либо UNSIGNED.
—
cms
(24.12.2003 15:40,
пустое
)
Зачем? (+)
—
andrew_b
(24.12.2003 16:05, 328 байт)
Я пользуюсь numeric_std - это стандарт IEEE, а
—
cms
(24.12.2003 18:20, 208 байт)
Вот только в Active-HDL нет исходного кода numeric_std, он только в IEEE. А библиотеки std_logi_arith и т.д. в наличии.
—
dsmv
(26.12.2003 14:32,
пустое
)
Не знаю. В Квартусовских либах есть исходники и numeric_std, и std_logic_arith
—
cms
(26.12.2003 14:48,
пустое
)
AHDL как сделать чтоб по сигналу iostr разрешались выходы, а по остальным происходил выбор ?
—
DSN
(23.12.2003 15:08, 1600 байт)
Как бы так, если я вопрос понял
—
Victor®
(23.12.2003 16:06, 139 байт)
Ответ: TRI - ругается, низя его исп. внутри схемы.
—
DSN
(23.12.2003 17:48,
пустое
)
т.е. сначало в переменную, а потом разрешение, попробую.
—
DSN
(23.12.2003 16:09,
пустое
)
Мультиклоковые модули в ISE...
—
Hare
(23.12.2003 11:00, 559 байт)
Ответ: двухклоковый триггер на верилоге (+)
—
druzhin
(26.12.2003 10:51, 387 байт)
Разглядел "связка из двух триггеров". Угу. Вопрос отпал.
—
zlyh
(26.12.2003 18:13,
пустое
)
По этому принципу я делал и трёхклоковые триггеры, в том числе которые работали только при определённом порядке прихода клоков на тактовые входы.
—
druzhin
(26.12.2003 11:13,
пустое
)
А в железе то это как выглядит?
—
zlyh
(26.12.2003 12:22,
пустое
)
Сначала, до того как стал плисовцем, я это делал в железе, на ТМ2. ISE по вышеприведённому коду всё корректно нарисует через View RTL Shematic.
—
druzhin
(26.12.2003 12:46,
пустое
)
Вы код покажите. Но два CLK в одном тригере сделать не мона. Фиксируйте по уровню.
—
KA
(23.12.2003 11:37,
пустое
)
Ответ:
—
andrew_b
(23.12.2003 11:25, 184 байт)
Ответ:
—
Hare
(23.12.2003 12:21, 347 байт)
Если WR - асинхронный по отношению к CLK, то стоит поставить триггер на WR. Затем выдели фронт сигнала и используй его как Load.
—
DmitriP
(24.12.2003 10:16,
пустое
)
А можно подробнее - как Вы на уровне вентилей рисуете триггер с двумя тактовыми входами?
—
Po Hab Nik
(23.12.2003 19:38, 4 байт)
Ответ:
—
Hare
(24.12.2003 09:08, 317 байт)
Ответ: VHDL дает сделать все, этот язык индеферентен к железу. Не все дает сделать конкретное железо.
—
andrew_b
(24.12.2003 09:25,
пустое
)
Но в конце концов всё равно железо получается. Вот и интересно как язык это реализовывает :) А если такого понятия нету то возможно то что сейчас творится в винде
—
MegaVolt
(27.12.2003 14:21,
пустое
)
Студентам ....
—
MB
(23.12.2003 07:04,
пустое
,
ссылка
)
Проблема со входами в A2D + Спартан 2е
—
igorp
(23.12.2003 01:03, 564 байт)
Народ! Никто не сталкивался с ГиперТранспорт корками? Нужен малтибридж :)
—
asoneofus
(22.12.2003 18:24,
пустое
)
Люди спасайте ... курсовая горит
—
dance
(21.12.2003 15:03, 516 байт)
Ни хрена себе курсовая..
—
Fanta
(22.12.2003 15:01, 275 байт)
Какой ADC??? Нужен цифровой видеодекодер. Например, SAA7118.
—
Victor Yurchenko
(22.12.2003 19:08,
пустое
)
Ответ:
—
(13.11.2005 22:31
213.130.5.169
,
пустое
)
Ответ:
—
mohammad
(17.07.2004 12:46,
пустое
)
Ответ:
—
mohammad
(17.07.2004 12:47,
пустое
)
А ты, что телепат? Про выходной формат в исходном сообщении ничего не было. Да и в оцифрованномом кадре всё равно вся информация имеется.
—
Fanta
(23.12.2003 11:02,
пустое
)
Ответ: Благодарен за ответы!
—
dance
(04.01.2004 14:18, 252 байт)
Заполнить форму для отправки сообщения
|||
Телеконференции
|||
Главная страница
|||
Конференция без кадра
|||
Архив без кадра