Отправлено zlyh 28 января 2004 г. 10:29 В ответ на: ЧТо-то кажет, НО только при логическом моделировании. При подцеплении в тест GateLevel-а (синтезнутого проекта) его покрытие не считается, хотя само моделирование идет, сигналы меняются и внутрь залезть можно... отправлено Michael 27 января 2004 г. 18:13

Я когда хелп читал, там написано вроде "отследить преключение на выводах компоненты". Думал что им так вывода дались.
Не зря знать написали.
Ну, по сранению с "ничем", "кое что"(да подешёвке) это уже много.
Гейт лэвел я не моделил.

• Ответ с www.model.com — Michael   (30.01.2004 16:24, 83 байт)