Ответ: («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Ответ:

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено none 05 февраля 2004 г. 22:20
В ответ на: Опять про три сосны в верилоге. отправлено SKov 05 февраля 2004 г. 21:12

// C=0 : A->B
// C=1 : A<-B

module sosna3( A, B, C);
inout A, B; wire A, B;
input C; wire C;

assign A = C ? 1'bz : B;
assign B = (~C) ? 1'bz : A;

endmodule

Теперь я, кажется, понял, — SKov (06.02.2004 10:43, 119 байт)
- Так более читабельно(+) — Victor Yurchenko (10.02.2004 12:16, 59 байт)

Отправка ответа