Отправлено Dm 18 февраля 2004 г. 18:16 В ответ на: *2 /5 отправлено Victor® 17 февраля 2004 г. 16:01

в лоб *2 никак не сделаешь

Выверты :

1) если на fpga у которой есть пермножитель входной частоты(PLL) и позволяется подавать несколько входных CLK - ставишь 2ой CLK (частота CLK1 в два раза ниже чем CLK2), далее CLK2/5 итд.

2) посмотри доку на PLL модерновых FPGA - можно вывернуться при помощи одного PLL - выдать два сигнала (вечером посмотрю повнимательнее, могу ошибаться).

3) если в наличии только CLK1 и все, то делаешь сам просетнький PLL(ФАПЧ) блочек который будет генерить сигнал с частотами 2.0 и 3.0 (меняя одну на другую каждый раз).
все