Отправлено AlexP 23 февраля 2004 г. 08:43 В ответ на: Ответ: Ответ отправлено GVS 23 февраля 2004 г. 05:22

Потому, что VHDL это язык созданный для моделирования, впоследствии ставший стандартом для разработки цифровых схем. Но он сохранил много аналоговых вещей, которые и сейчас могут использоваться для симуляции, но которые вы никак не пихнете в цифровой чип. То же самое, для примера, и список чувствительности по обоим фронтам, вы можете это моделировать, но не можете синтезировать, потому что еще не придумали такого триггера (и вряд ли придумают, т.к. математика не позволяет).

Синтезатор конкретно привязан к чипу, и ограничен его внутренними возможностями. И это четко отражено в документации. Даются рекомендации, примеры и т.п. для более эффективного использования возможностей конкретного кристалла. Это называется синтезируемые конструкции. И никаких отклонений от стандарта VHDL увы нет.