[an error occurred while processing this directive]
Ответ: Ни VHDL ни Verilog не настолько абстрактны, чтобы нельзя было представить во что выльется схема на железе. Все зависит от skill'a инженера и качества синтезатора.
(«Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))
|
Отправлено
Holy-Glory 25 февраля 2004 г. 18:48
В ответ на: Конечно от инженера. отправлено
V61 25 февраля 2004 г. 12:46
|
|
|
|
Всегда можно понять, что будет на железе до уровня понятий "сумматор", "умножитель", ""мультиплексор" и т.д. А дальше, на мой взгляд, и не нужно...
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru