[an error occurred while processing this directive]
|
Я считаю что и этого мало. Что я могу задать только или просто комбинаторную логику, или элемент памяти (регистр). Мне часто необходимо еще и описать, что это за reg конкретный должен стать в имплементации - D, SR, JK и т.п. И также мне бывает надо задать, что из себя представляет "wire" - это цепочка каскадирования, переноса, или просто разводка по FastTrack. Отсюда моя любовь к AHDL, где я могу конкретно описать что именно мне надо, и не гадать, "а что мне насинтезируют".
Да и просто определять регистры как провода с моей точки нечитабельно. Сразу ясно - это регистр (счетчик, и т.п.), а это - сигнал, сформированный какой-то логикой из выходов регистров и/или входных пинов.
E-mail: info@telesys.ru