В этом сила VHDL(по сравнению с Verilog-ом): можно создать свой тип данных и определить операции работы с этим типом. («Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] В этом сила VHDL(по сравнению с Verilog-ом): можно создать свой тип данных и определить операции работы с этим типом.

(«Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))