[an error occurred while processing this directive]
XST Verilog (ISE6.1) поддерживает signed-unsigned!
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
druzhin
27 февраля 2004 г. 09:39
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru