[an error occurred while processing this directive]
Проверял - не работает.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Крутой
23 марта 2004 г. 14:39
В ответ на:
Вот здесь есть на VERILOG: http://www.elektroda.pl/eboard/ftopic57550.html Если проблемы с закачкой - могу выслать почтой. Но что-то мне подозрительно насчет его работы :(
отправлено Victor® 23 марта 2004 г. 12:21
Составить ответ
|||
Конференция
|||
Архив
Ответы
Я в Veriloge ничего не понимаю. Но по крайней мере полученный RTL не совпадает с блок-схемами в описании FUII_Project.pdf
—
Victor®
(23.03.2004 15:16,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru