[an error occurred while processing this directive]
Вопрос вдогонку: как в VHDL задать двумерный массив для портов в обявлении об"екта?
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
k_george
26 марта 2004 г. 12:03
В ответ на:
Как реализовать двухмерный битовый массив на Verilog,в компиляторах Max+ или Quartus?
отправлено alto 25 марта 2004 г. 12:25
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ: http://www.bsuir.by/vhdl/vhdlcoding/sintez#array
—
aSproot
(06.05.2008 17:45:52
85.21.15.50
, 79 байт,
ссылка
)
Двумерный массив не синтезится.
—
zlyh
(26.03.2004 17:08, 198 байт)
Ответ: Я выкручиваюсь работая с одномерным массивом ...
—
alto
(26.03.2004 14:25, 193 байт)
shared variables начиная с VHDL'93. Только зачем?
—
andrew_b
(26.03.2004 14:28,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru