[an error occurred while processing this directive]
|
Реально аналоговое отдельно, цифровое - отдельно. Потом используються
для аналоговых блоков или черные ящики с PLI/FLI интерфейсами, или
просто подаешь, к примеру, уже отцифрованный сигнал, или используется
тип REAL, и на этот порт можно выводить псевдо аналоговый сигнал ....
в общем как хватит фантазии.
Реально смешанное моделирование работает довольно медленно, а при использовании Spice моделей - ужасно медленно (увеличивается количество узлов). При использовании Verilog-A/AMS, VHDL-AMS потребуется писать
модели еще одного уровня и сравнивать их со Spice моделями на адекватность функционирования.
В общем процесс длительный и трудоемкий. Хотя любая работа уже благо.
E-mail: info@telesys.ru