[an error occurred while processing this directive]
На базе CLKDLL в Xilinx и подобных в Альтере
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
можно сдвинуть фазу сигналу, можно увеличить или уменьшить частоту.
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru