[an error occurred while processing this directive]
Можно ли сконвертировать проект из схемного редакора Foundation в описание на VHDL или Verilog ???
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
DSW
19 апреля 2004 г. 22:38
Составить ответ
|||
Конференция
|||
Архив
Ответы
Лучше полностью переписать на HDL.
—
kuz_al
(20.04.2004 12:50, 58 байт)
Можно стандартными средствами Foundation, но вот только на вентильном уровне (будет не читабельно)
—
0xf
(20.04.2004 12:09,
пустое
)
А что это за средства ???
—
DSW
(21.04.2004 22:22, 24 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru