Отправлено andrew_b 23 апреля 2004 г. 13:54 В ответ на: Для любителей Verilog (меньше писать). На кой ляд описывать переменную как REG если и так видно что это триггер. отправлено KA 23 апреля 2004 г. 11:29

• http://telesys.ru/wwwboards/vhdl/24/messages/7627.shtml

• так там тебе SM ответил - "....читабельность", или ответ не удовлетворил?ж=)))) — Postoroniy_V   (23.04.2004 14:16, пустое)
  • тогда на кой хрен Verilog нужен. В ABEL все это и так было и есть — KA   (23.04.2004 14:33, пустое)
    • а тебя разве заставляют под дулом пулемета на verilog-е писать? ж-)))....."не нравится - не ешь!" ж-)))) — Postoroniy_V   (23.04.2004 14:51, пустое)
      • в том то вся и проблема. из пяти опрошенных мной фирм. три работают на Verilog. в прошлом году никто на Verilog не писал. — KA   (23.04.2004 15:42, пустое)
        • мммм....и что?.....проблемы в изучение verilog-a???? знание оного не помешают! ж-))) — Postoroniy_V   (23.04.2004 16:48, пустое)
          • Знание VHDL мешают продуктивному писанию на Veriloge. — KA   (23.04.2004 17:31, пустое)
            • ;-))))))))) — Postoroniy_V   (23.04.2004 18:56, пустое)