[an error occurred while processing this directive]
|
Надо знать оба языка. И понимать где какой лучше использовать.
Жаль только ISE не берет смешанные проекты.
А по поводу меньше (быстрее) писать - блок-схема алгоритма занимает меньше места (и оформляется быстрее), чем принципиальная схема устройства. Verilog - больше для алгоритмов, VHDL - схем.
E-mail: info@telesys.ru