[an error occurred while processing this directive]
«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Страницы:
Текущая
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Новое сообщение
Регистрация
Телеконференции
——> Выберите конференцию
Микроконтроллеры <03.01.2024 22:59>
Программируемые логические схемы <03.01.2017 20:54>
Языки описания аппаратуры (VHDL и др.) <23.12.2018 20:16>
Цифровые сигнальные процессоры (DSP) <31.08.2023 09:00>
Аналоговая схемотехника <16.06.2022 18:58>
Голосования <08.12.2022 22:35>
Переход частот на VHDL
—
Egor
(23.04.2004 17:09, 177 байт)
FIFO организовать.(-)
—
Postoroniy_V
(23.04.2004 17:12,
пустое
)
Вот прочитал конфу - а что, действительно есть спрос на обучение ASIC design?
—
Steshenko
(23.04.2004 15:50, 605 байт)
чего-то думаю, что заказчики будут интересоваться опытом работы с определенной мануфактурой
—
yes
(26.04.2004 09:21, 333 байт)
Я спец в ASIC не большой варил один раз да и то не сам.(жена) Специалисты нужны. Но не много.Дело это не дешевое.
—
KA
(23.04.2004 16:47,
пустое
)
Для любителей Verilog (меньше писать). На кой ляд описывать переменную как REG если и так видно что это триггер.
—
KA
(23.04.2004 11:29, 303 байт)
я чего вспомнил то ж-))) а как тебе крендель С? (Handel C) на нем что писал? (у меня никак руки не дойдут ж-)))))
—
Postoroniy_V
(23.04.2004 23:18,
пустое
)
ну а зачем в С тип переменной описывать - ведь по первому присвоению можно во многих случаях тип определить
—
yes
(23.04.2004 17:36, 45 байт)
Только стилевая особенность.
—
V61
(23.04.2004 14:54, 316 байт)
verilog или vhdl.....главное хвост!..держать пистолетом ж-)))(+)
—
Postoroniy_V
(23.04.2004 15:20, 695 байт)
И я о том же.
—
V61
(23.04.2004 15:41, 306 байт)
Я не понял о чем ты ;-)))), но видимо ты прав ж-)))....какая разница на чем писать? - главное чтобы ....костюмчик сидел ж-)))
—
Postoroniy_V
(23.04.2004 16:40,
пустое
)
Я уже спрашивал. Но ответы меня не убедили (см. ссылку)
—
andrew_b
(23.04.2004 13:54,
пустое
,
ссылка
)
так там тебе SM ответил - "....читабельность", или ответ не удовлетворил?ж=))))
—
Postoroniy_V
(23.04.2004 14:16,
пустое
)
тогда на кой хрен Verilog нужен. В ABEL все это и так было и есть
—
KA
(23.04.2004 14:33,
пустое
)
а тебя разве заставляют под дулом пулемета на verilog-е писать? ж-)))....."не нравится - не ешь!" ж-))))
—
Postoroniy_V
(23.04.2004 14:51,
пустое
)
в том то вся и проблема. из пяти опрошенных мной фирм. три работают на Verilog. в прошлом году никто на Verilog не писал.
—
KA
(23.04.2004 15:42,
пустое
)
мммм....и что?.....проблемы в изучение verilog-a???? знание оного не помешают! ж-)))
—
Postoroniy_V
(23.04.2004 16:48,
пустое
)
Знание VHDL мешают продуктивному писанию на Veriloge.
—
KA
(23.04.2004 17:31,
пустое
)
;-)))))))))
—
Postoroniy_V
(23.04.2004 18:56,
пустое
)
принципиальная схема dolby surround и heimkino
—
nemez
(22.04.2004 15:12, 102 байт)
2004's NEW Cracked CAD/CAM/PDM/CFD/FEA/GIS/EDA/PCB/CNC/3D Softs Can be Downloaded Now !!!
—
cadclub
(22.04.2004 15:05, 64666 байт)
Ответ: Ну и что мне с этой радостью делать?
—
NIkName
(08.05.2008 08:49:12
87.224.166.205
, 165 байт)
request
—
please
(05.01.2006 21:06
216.252.171.37
, 62 байт)
И шо?
—
KA
(23.04.2004 11:32,
пустое
)
Думал халява, а они хотят 200$ за продукт + 50$ доставка
—
YuryL
(23.04.2004 14:56,
пустое
)
Протокол H.100/H.110
—
p_s_w
(22.04.2004 12:32, 65 байт)
кто знает как на ПЛИС реализовать генератор шума (интересует идея, от чего можно получить случайную величину)
—
ReIm
(22.04.2004 10:57,
пустое
)
Мысль для спора: А если снимать пульсации по питанию, усиливать и "оцифровывать" ? Хотя большое кол-во шума(случ. инф-ции) не получишь, конечно, если мерять в байтах
—
algent
(24.04.2004 15:16,
пустое
)
Ответ: see XAPP052 (Efficient Shift Registers, LFSR Counters, and Long Pseudo-Random Sequence Generators) www.xilinx.com
—
Victor®
(22.04.2004 11:42,
пустое
)
Ищите по кодовому слову LFSR - регистр с обратными связями для генерации M-последовательности
—
SM
(22.04.2004 11:20,
пустое
)
Всем привет, ответте плиз на next question. В ISE6 не работает CodeGenrator (вообще не запускается). Как исправить этот глюк?
—
Andersen
(22.04.2004 09:00,
пустое
)
Вопрос был o CoreGenertorе (опечатался)
—
Andersen
(22.04.2004 12:11,
пустое
)
Запустить в консоли и посмотреть на выводимые сообщения. А Java установлена?
—
andrew_b
(22.04.2004 12:24,
пустое
)
Подскажите как синтезировать ROM на Verilog'e
—
DV
(22.04.2004 01:12,
пустое
)
нужно синтезировать содержимое памяти или описать ROM?
—
yes
(22.04.2004 11:44, 1221 байт)
Нужно синтезировать содержимое памяти.
—
DV
(22.04.2004 12:27,
пустое
)
что там программа? тогда можно из дампа выдрать коды (например, я привел кусок АРМовской программки)
—
yes
(22.04.2004 16:40, 121 байт)
Спасибо за ответы. А если не секрет :) какой софт Вы используете для синтеза?
—
DV
(22.04.2004 23:27,
пустое
)
да я сейчас линух программирую восновном, а из ПЛИС с Xilinx работал - и очень мне amplify|simplify нравились
—
yes
(23.04.2004 10:30, 76 байт)
например утилиткой genmem (или memgen :) ), которая входит в состав квартуса.
—
SM
(22.04.2004 08:49,
пустое
)
позволю себе нецензурно выразится - просто проводил собеседования на днях и бауманцев много
—
yes
(22.04.2004 11:40, 223 байт)
Вообще-то Бауманцы у нас почти не учатся, а своим студентам мы и так давно читаем Quartus (+)
—
svf
(22.04.2004 21:51, 574 байт)
я так понял, что альтеру кто-то подсуетился и у вояк сертифицировал
—
yes
(23.04.2004 10:26, 60 байт)
Нет, обучение началось гораздо раньше
—
svf
(23.04.2004 11:16, 92 байт)
Про асик (+)
—
SM
(22.04.2004 22:58, 305 байт)
Если бы был спрос - было бы и обучение (+)
—
svf
(23.04.2004 00:21, 59 байт)
Так ведь оно (+)
—
SM
(23.04.2004 07:19, 296 байт)
А я выражусь вполне цензурно (+)
—
SM
(22.04.2004 13:14, 476 байт)
Вопросы по тепловой пушке, советы специалиста.
—
Grigoriy Belaev
(03.12.2004 15:27, 128 байт,
ссылка
)
вопрос был не о том :), а за разговор - тот же Artisan не станет понятнее после освоения альтеровского тула
—
yes
(22.04.2004 16:37, 332 байт)
Все так. Но (+)
—
SM
(22.04.2004 17:43, 153 байт)
Опять вопрос по BIDIR в AHDL.
—
kos
(21.04.2004 13:02, 287 байт)
Ответ: (+)
—
_ik_
(22.04.2004 10:00, 188 байт)
Ниччччего не понятно (+)
—
SM
(21.04.2004 22:53, 181 байт)
Люди, дайте алгоритм или какую-нибудь научную работу по АДИКМу или хотя-бы рекомендацию G.726 на русском языке
—
Умник
(20.04.2004 21:15,
пустое
)
У меня есть Г.726 на русском. Есть вся синяя книга на русском. Но только в бумажном формате.
—
druzhin
(21.04.2004 16:12,
пустое
)
А вы не сканирили её случайно? Мож поделитесь чем есть?
—
Умник
(21.04.2004 18:48,
пустое
)
Не сканировал. Если завтра вечером буду свободен, тогда G.726 отсканирую.
—
druzhin
(22.04.2004 09:49,
пустое
)
Если это серьёзно, то просьба мне на мыло его скинуть :)
—
Умник
(22.04.2004 16:53,
пустое
)
Умник, ты уверен что тебе надо 726? Про адикм - это 721. Уточни здесь на конфе или на мыл.
—
druzhin
(23.04.2004 12:13,
пустое
)
Уже разобрался: 726 почти то же самое, что 721. 726 у меня на русском нет, 721 пришлю на мыл в ближайшем будущем. Если ты в Москве - с тебя пиво!
—
druzhin
(23.04.2004 12:18,
пустое
)
Ну ведь шли быстрее, ато жду....
—
Умник
(26.04.2004 13:19,
пустое
)
помогите новичку с vhdl
—
maxmudruk
(20.04.2004 15:01, 438 байт)
огромное спасибо
—
maxmudruk
(20.04.2004 17:50,
пустое
)
Держи.
—
V61
(20.04.2004 16:01, 413 байт)
Подскажите где взять Макросы на ALtera
—
Booker6
(20.04.2004 10:27,
пустое
)
Можно ли сконвертировать проект из схемного редакора Foundation в описание на VHDL или Verilog ???
—
DSW
(19.04.2004 22:38,
пустое
)
Лучше полностью переписать на HDL.
—
kuz_al
(20.04.2004 12:50, 58 байт)
Можно стандартными средствами Foundation, но вот только на вентильном уровне (будет не читабельно)
—
0xf
(20.04.2004 12:09,
пустое
)
А что это за средства ???
—
DSW
(21.04.2004 22:22, 24 байт)
А КАК ПОМЕСТИТЬ ЯДРО М68000 В ALTERA 3256
—
Booker6
(19.04.2004 15:56,
пустое
)
фантастика на втором этаже ж-))))))))))))))))
—
Postoroniy_V
(19.04.2004 18:02,
пустое
)
Разве что заменив кристалл в 3256.
—
SM
(19.04.2004 17:13,
пустое
)
А какая сейчас версия Леонардо актуальна, и где водится?
—
Mono
(18.04.2004 18:55, 1 байт)
Ответ: ftp://supportnet.mentor.com/pub/mentortech/leonardo_spectrum/spectrum/2004a/install_win.exe
—
k_george
(21.04.2004 16:14,
пустое
)
Ответ: 2004a
—
Vlad23
(19.04.2004 07:03,
пустое
)
Может, кто-нибудь сталкивался в Synplify Pro...
—
iTiger
(18.04.2004 13:37, 165 байт)
Ответ: Разобрался и без телепатов ( если кому интересно - внутри)
—
iTiger
(19.04.2004 09:54, 169 байт)
Все телепаты в отпуске. Срочно сходи по ссылке.
—
andrew_b
(19.04.2004 08:39,
пустое
,
ссылка
)
Подскажите, где взять лицензию на Synplify Pro 7.5.1
—
iTiger
(18.04.2004 13:31,
пустое
)
Ответ: armggagik миленький дай мне тоже
—
vvvvv
(19.04.2004 22:19,
пустое
)
Смотри почту
—
armggagik
(19.04.2004 09:08,
пустое
)
Ответ: Спасибо! Все работает!
—
iTiger
(19.04.2004 09:52,
пустое
)
Помогите новичку с AHDL(+)
—
kos
(16.04.2004 09:04, 298 байт)
синтезатор (+)
—
SM
(16.04.2004 09:19, 194 байт)
То есть...(+)
—
kos
(16.04.2004 09:33, 303 байт)
(+)
—
cdg
(16.04.2004 11:26, 233 байт)
Только (+)
—
SM
(17.04.2004 01:15, 391 байт)
А возможно как-то просто указать Альтере что этот вход надо подсоеденить к внешней физической ноге? Мне собственно это надо.
—
kos
(16.04.2004 11:30,
пустое
)
(+)
—
cdg
(16.04.2004 13:13, 181 байт)
Кто подскажет где можно раздобыть Xilinx ISE Foundation или ISE Basex
—
vvvvv
(15.04.2004 21:32,
пустое
)
Ты в Москве?
—
druzhin
(16.04.2004 11:53,
пустое
)
Какой симулятор лучше и чем (ModelSim , Aldec)?
—
a
(14.04.2004 09:50,
пустое
)
На любителя
—
kuz_al
(14.04.2004 13:53, 184 байт)
Оба хороши.
—
zlyh
(14.04.2004 13:49, 189 байт)
Verilog - pci
—
ShSDen
(13.04.2004 16:26, 215 байт)
Подскажите начинающему по VHDL, какая из изданых в россии книг по этой тематике наиболее удачна?
—
a
(09.04.2004 23:15,
пустое
)
Мне очень нравится Сергиенко А.М. "VHDL для проектирования вычислительных устройств", очень хорошо написано, плюс интересные примеры, и вообще куча полезной и практической информации!
—
maphin
(16.04.2004 12:09,
пустое
)
VHDL - российский стандарт для описания цифровой аппаратуры - это надо учитывать.
—
kuz_al
(15.04.2004 15:10,
пустое
)
С ужасом впоминаю времена когда писал на ПАСКАЛЕ VHDL по синтаксису такой-же МАРАЗМ .
—
незнайка
(15.04.2004 16:40,
пустое
)
Паскаль ещё ничего, а ВХДЛ - отстой!
—
druzhin
(15.04.2004 17:12,
пустое
)
Это какого ... он стандарт? Почему ты так решил?
—
druzhin
(15.04.2004 16:13,
пустое
)
Потому, что ГОСТ Р 50754-95.
—
kuz_al
(15.04.2004 16:37, 62 байт)
Извиняюсь, не знал. Но где в реальной жизни на это смотрят?
—
druzhin
(15.04.2004 17:11,
пустое
)
Бывает, что смотрят кое-кто ;)
—
kuz_al
(15.04.2004 17:25,
пустое
)
В. Б.Стешенко. "ПЛИС фирмы "ALTERA": элементная база, система проектирования и языки описания аппаратуры" Москва. Додэка-XXI. Там и про верилог, и про вхдл - можешь сам их сравнить.
—
druzhin
(15.04.2004 13:47,
пустое
)
На фиг тебе VHDL?!! Если ты начинающий - учи Verilog!!!
—
druzhin
(15.04.2004 13:40,
пустое
)
Без сомнений !!!
—
незнайка
(15.04.2004 15:53,
пустое
)
C FPGA я работаю очень давно, используя схемный ввод, но чувствую нужно переходить на язык.Как это сделать наименее болезненно.
—
a
(11.04.2004 10:44, 257 байт)
Разве нельзя обойтись без изучения VHDL, Verilog , а схемы компоновать из библиотечных элементов ( типа макросов и т.д )?Я же не обязан знать,например , как работает D-триггер на уровне транзисторов, чтобы использовать 555ТМ2.
—
Survivor
(11.04.2004 22:54,
пустое
)
А каким боком относятся транзисторы D-триггера к HDL?
—
andrew_b
(12.04.2004 13:34,
пустое
)
Ну это я такую аналогию провел ;-) Я новичок и хочу понять, можно ли обойтись без изучения VHDL,Verilog?
—
Survivor
(12.04.2004 15:15,
пустое
)
КонЭчно можно! Схемный ввод, однако! (флаг в руки)
—
Postoroniy_V
(12.04.2004 16:12,
пустое
)
Да да! Любую схему можно собрать на ЛА3!!!! ж=)))))))))))) (прослезился аш)
—
Postoroniy_V
(12.04.2004 12:27,
пустое
)
Подскажите начинающему по Verilog'у
—
dxp
(08.04.2004 17:14, 1178 байт)
Какой у тебя софт?
—
druzhin
(15.04.2004 10:49,
пустое
)
Ответ: Пример конкретно был на ISE 6.1. Спасибо, уже разобрался с этим. :)
—
dxp
(15.04.2004 14:20,
пустое
)
Поменяйте блокирующее присвоение = на неблокирующее <=
—
matyushin
(12.04.2004 18:49,
пустое
)
Это особенности Verilog
—
V61
(09.04.2004 11:37, 206 байт)
Ответ: Я пробовал и 1'b0. Не помогло. А одной строкой - прикольно. Спасибо всем.
—
dxp
(09.04.2004 13:13,
пустое
)
"Более другой" сдвиг в verilog-е reg = reg>>1; (+)
—
Postoroniy_V
(08.04.2004 18:41, 240 байт)
Что-то я совсем запутался с видимостью VHDL-библиотек...
—
cms
(07.04.2004 21:47, 524 байт)
вопрос конечно интересный
—
yes
(13.04.2004 15:04, 575 байт)
А зачем entity внутрь package?
—
чукчик
(26.04.2004 16:19, 540 байт)
Вопрос.
—
zlyh
(08.04.2004 15:38, 205 байт)
Именно так.
—
cms
(08.04.2004 16:16, 905 байт)
Предположение из области бреда (сам такого никогда не делал): попробуйте поэкспериментировать с двумя рабочими библиотеками. (+)
—
andrew_b
(08.04.2004 16:47, 616 байт)
Подозреваю это проблема не языка, а тулзы.
—
zlyh
(08.04.2004 16:38,
пустое
)
Это вряд ли. Перегрузка функций и процедур в стандарте явно описана. Про перегрузку сущностей (entities) ничего не сказано. Значит, она запрещена. (-)
—
andrew_b
(08.04.2004 16:50,
пустое
)
Перегрузка entity запрещена однозначно
—
lutik
(09.04.2004 15:05,
пустое
)
LABLE: entity WORK.COMP_NAME(ARC_NAME) при инсталяции компонента или использовать конструкцию CONFIGURATION но с последним вариантом гемора больше
—
lutik
(08.04.2004 15:00,
пустое
)
как я понял - проблема в том, что в work два разных ентити с одинаковым именем быть не могут и это суровая правда...
—
yes
(13.04.2004 17:44,
пустое
)
TelesysCoreLib. А не собрать ли уважаемому обществу открытую библиотеку корок по типу LogicCore? Мой маленький вклад - HDLC_DECODER.
—
asmej
(06.04.2004 20:37, 10139 байт)
Offtop: Ага! Таки пишут Зилаксы на VHDL, хоть и потребны им верилоггеры! :))
—
bbg
(07.04.2004 08:35,
пустое
)
А если посомтреть на код, так это конвертнутый, например, из schematic, не написан вручную.
—
hdlc
(07.04.2004 09:41,
пустое
)
вообще идея не плохая, но не такой же ужас в ентой библиотеке хранить
—
lutik
(08.04.2004 15:15,
пустое
)
Пардон, описался. Вместо синтезатора имелся ввиду транслятор.
—
asmej
(08.04.2004 19:25,
пустое
)
Ответ: А в чем конкретно ужас? Посмотри, наример, корку PicoBlaz'a или из той-же LogicCore для синтезатора, а не симулятора.
—
asmej
(08.04.2004 19:17,
пустое
)
я сильно посмеюсь когда вам через годик нужно будет чего-то там переделать<->дополнить
—
lutik
(09.04.2004 15:07,
пустое
)
Ответ lutic'у: Я пытался разработать функционально законченный модуль с предельными характеристиками по быстродействию и минимальным расходом ресурсов ПЛИС, и надеюсь, что это удалось. Модуль предназначен для использования в составе множества HDLC контроллеров,различающихся FRONT и BACKEND'ами. Переносимый (behaviour) модуль аналогичной функциональности всегда проиграет в два-три раза по вышеуказанным характиристикам, а это не всегда приемлемо. Именно по этой причине при трансляции модуля из LоgiCore вместо behaviour представления подставляется structural представление или даже structural.edf. С другой стороны типов IPCORE, используемых часто и большим количеством разработчиков не так уж и много (гораздо меньше числа разработчиков), и "зажимать" такие модули нет смысла хотя бы потому, что переход на другие типы ПЛИС происходит очень быстро и непрерывно.
—
asmej
(09.04.2004 16:48,
пустое
)
Упаковка VHDL - исходника в Xilinx
—
kaktus
(06.04.2004 17:03, 352 байт)
А как они не понимают?
—
zlyh
(06.04.2004 20:10,
пустое
)
Verilog: сase внутри case.
—
Victor Yurchenko
(06.04.2004 13:34, 189 байт)
Нет, не встречал. Нормально работает и во многих местах.
—
none
(06.04.2004 13:37,
пустое
)
Ребята расскажите отличия->...
—
Странник
(06.04.2004 11:02, 91 байт)
Ничем. Именованное обращение к портам функции и по порядку.
—
svf
(06.04.2004 14:13,
пустое
)
lpm_fifo в Quartus II (4.0)
—
sirin
(05.04.2004 17:51, 46 байт)
Вызываете Tools->MegaWizard Plug-In, в диалоговом режиме настраиваете под себя, получаете нужную функцию.
—
Builder
(05.04.2004 19:10,
пустое
)
Ответ:
—
sirin
(06.04.2004 11:25, 32 байт)
Как бы защитить VHDL код, а в последствии и EDIF
—
sir-yuri
(02.04.2004 15:46, 116 байт)
Ответ:если не секрет,зачем заказчику *.edf ?
—
Mad Makc
(03.04.2004 23:16, 142 байт)
Ответ: Заказчики разные бывают. Так где же конструктивое предложение?
—
sir-yuri
(05.04.2004 09:38,
пустое
)
написать софтинку, которая имена заменяет абракадаброй и убирает форматирование текста
—
yes
(05.04.2004 16:12, 26 байт)
Ответ: Конструктивное предложение!(+)
—
Mad Makc
(06.04.2004 10:27, 58 байт)
Почему исходники обойдутся заказчику дороже? Ведь исполнителю дополнительной работы исполнителю делать не придется.
—
Survivor
(11.04.2004 22:47,
пустое
)
Попробуйте купить исходники windows ж-))))
—
Postoroniy_V
(12.04.2004 12:30,
пустое
)
вот через пару месяцев посмотрим как будут продаваться исходники .....
—
_jack
(22.04.2004 03:15,
пустое
)
Заполнить форму для отправки сообщения
|||
Телеконференции
|||
Главная страница
|||
Конференция без кадра
|||
Архив без кадра