[an error occurred while processing this directive]
Имею проблему.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено st256 26 апреля 2004 г. 12:37

Мы изготавливаем честный чип. Но для начала, моделируем его на FPGA (XILINX FF1152AGTO0345). Используем Model Sim и NC-Sim. Там в HDL симуляторе все получается красиво и правильно. Потом при помощи Synplify перегоняем HDL в Xilinx netlist. И в самой FPGA уже имеем глюк. Возможно ли такое? Есть ли глюки в описаных средах разработки?

Глюк выглядит как конфликт в конвеере.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru