Отправлено kasatik 21 мая 2004 г. 17:40

В общем так, вижу что люди тут большей частью продвинутые, не то что я - чайник. Может кто нибудь поможет, и моя признательность просто не будет знать никаких границ....
Дело в следующем, мне для диплома надо синтезировать схему по VHDL описанию, маленьки такой RISC процессор, на самом деле простой и есть описание. Пробовал Симлифай и Леонардо, что то у меня не получается, я этим не занимался никогда. Но в Актив ХДЛ 6,1 все компилиться хорошо. Может кто поможет с энтой проблемой и синтезирует это для меня в Симплифае а лучше в Леонардо??? ОЧЕНЬ НАДО!!!
Заранее благодарен!!!

• Положи его куда-то. — V61   (24.05.2004 11:16, пустое)
• В ISE 6.1 пойдёт? — druzhin   (24.05.2004 10:33, пустое)
• Где обитаешь территориально? — -=Sergei=-   (21.05.2004 19:23, 147 байт)
  • Ответ: — kasatik   (22.05.2004 16:11, 347 байт)