[an error occurred while processing this directive]
VHDL to Verilog RTL translator.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Victor Yurchenko
02 июня 2004 г. 15:35
http://www.ocean-logic.com/pub/vhd2vl.tgz
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ: Этот транслятор не очень. Я круче накопал - X-HDL
—
UIC
(02.06.2004 16:22,
пустое
)
Так у него же source file size is restricted.
—
Victor Yurchenko
(03.06.2004 10:10,
пустое
)
Ответ: А как же кряк, не пробовал?
—
UIC
(03.06.2004 11:12,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru