[an error occurred while processing this directive]
|
При компиляции с VHDL MOdelSim выдал мне предупреждение, при этом схема симулируется и в жизни работает без сбоев. Может кто подскажет какие возможные неприятности в будущем сулит это предупреждение :
WARNING[10]: E:/SystemDesigner/w/int02/d_cntr.vhd(178): Synthesis Warning: Signal buf_in is read by the process
but is NOT in the sensitivity list
E-mail: info@telesys.ru