[an error occurred while processing this directive]
Ответ: Пример
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
UIC 11 июня 2004 г. 16:10
В ответ на: Ответ: отправлено
JohnKorsh 11 июня 2004 г. 15:43
|
|
|
|
assign out_data = ce_data ? BUF_IN : 8'bzzzzzzzz
пример на Verilog
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru