[an error occurred while processing this directive] [an error occurred while processing this directive]
Ответ:
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.)»)
[an error occurred while processing this directive] [an error occurred while processing this directive] [an error occurred while processing this directive]

Отправлено vv 23 июня 2001 г. 06:22
В ответ на: c удовольствием отвечу :) отправлено yes 13 июня 2001 г. 12:51

Народ, простите если где чего скажу не так в смысле манер.. :)

Чтобы писать на вхдл мало кукбука (имхо). Я сперва прочитал Ашендена "дизайнерс гайт ту вхдл" - толстая всеобъемлющая книжка по языку и моделированию, минус синтез. По синтезу лучше прочитать книжку про синтез + руководство к вашему синтезатору - именно он будет синтезом заниматься, так что перед тем как ему что-то подсовывать, надо знать что такое inference и владеть им. В результате полностью бехэвиорал описание синтезировалось с полоборота, включая нормальные счётчики и всё остальное.

Вхдл так же похож на си меньше чем %опа на лицо - если вы на секунду забываете о том что вы описываете ЖЕЛЕЗО, то ничего у вас нормально не синтезируется. А на си писать можно через как угодно - на современных компах разницы нету :)

Описание работы симулятора (вам нужно знать что такое дельта - судя по вашим (yes) словам вы не в курсе) толково написано у Ашендена в "дизайнерс гайд". Кукбук - это конспект лекций этого чувака, а потом он написал "гайд", который как энциклопедия по языку - все тонкости препарированы и описаны. Минус синтез :)

На Абеле вы простенькое что-то напишете конечно, если владеете им, но на каком-то уровне сложности схемы вы просто зашьётесь в нём. Народ вон на вхдл с верилогом ворчит, типа надо что-то абстрактнее, а то зашиваются люди в коде..

ПО поводу сигналов вы неправы гораздо больше чем вам кажется :) При моделировании сигналу присваивается драйвер, и каждый новый concurrent assignment ставится в очередь на присвоение. Если не указываете время, то по умолчанию это дельта. В моделсиме откройте окно LIST и посмотрите сами.

Вхдл - очень продуманная штука, так что прежде чем критиковать, разберитесь в предмете достаточно глубоко. Достаточно ведь открыть нормальную книжку.

>>моделирование, тем более поведенческих моделей - не отличается от программирования на С (с поддержкой параллельности)

Ересь и профанация :)

>>использование структурного описание (то есть та же принц. схема в тексте) то же вопрос не сложный

А когда ваша схема не влезет на десять листов вы тоже так скажете? :) К тому же любые элементы структуры кроме предлагаемых архитектурой конкретного фпга или азика будут неоправданным ограничением для вас. Синтезатор использует ресурсы чипа, а вы будуте из библиотеки примитивы доставать? И тот счётчик, который на конкурсе делали, что +5 -3 и т.п. делает - нет такого примитива, не было и не надо, т.е. остаётся только из гейтов делать, что имхо избыточно круто и чаще всего не делает разницы.

>>наиболее интересно (по-моему) научиться правильно писать синтезируемый код, о чем я и пытался написать...

С этого и надо было начинать :) С синтезатором идут описания шаблонов, которые он способен распознавать. Там всё что нужно, даже стейт-машины. Популярный вопрос насчёт счётчиков тоже решён - на операцию "сигнал +/- 1" синтезируется инкрементер/декрементер, а не сумматор с единицей на одном входе. Это в Синописе.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru