[an error occurred while processing this directive]
как сделать целочисленный делитель на константу на Verilog-e
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
#1040;#1074;#1089;#1105;#1090;#1072;#1082;#1080; 15 июня 2004 г. 16:58
|
|
|
|
типа как LPM_divide (или что-то в этом роде) в альтере, асинхронный, делимое 12 бит, делитель - константа (число 11 в моем случае). Выход - целая часть только.
всем спасибо!
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru