[an error occurred while processing this directive]
Это будет 9 сумматоров. Или табличкой, если памяти не жалко.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
V61
15 июня 2004 г. 18:27
В ответ на:
как сделать целочисленный делитель на константу на Verilog-e
отправлено #1040;#1074;#1089;#1105;#1090;#1072;#1082;#1080; 15 июня 2004 г. 16:58
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru