[an error occurred while processing this directive]
|
Схема без восстановления остатков:
if r(i) < 0 then r(i+1) = r(i) + b else r(i+1) = r(i) - b
Если хотите напишу на VHDL (в Verilog я не работал с массивами).
Но проверять не буду, настроения нет.
E-mail: info@telesys.ru