Правда не верилог, но (+) («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] Правда не верилог, но (+)

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено SM 07 июля 2004 г. 20:41
В ответ на: Волнует давно проблема параметризации логарифма отправлено mazzi 07 июля 2004 г. 16:09

на каждом углу в недрах мегафункций встречается нечто подобное:
CONSTANT STAGES = (WIDTH <= 4 ? 1 : (CEIL(CEIL(LOG2(WIDTH)) DIV 2)));

Отправка ответа