Отправлено vad 12 июля 2004 г. 13:26 В ответ на: Наверно так. отправлено A_S_N 07 июля 2004 г. 13:13

Для fpga логики лучше строку

Strobe<='1' when Count=SET_BIT else '0';

заменить процессом

process (clk)
begin
if rising_edge (clk) then
if Count=SET_BIT-1 then
Strobe<='1';
else Strobe<='0';
end if;
end if;
end process;

дело в том, что для fpga лучше использлвать регистровую логику, чем комбинаторную и использование первого выражения может привести к появлению дополнительного строба (ложного срабатывания).В диапазоне счета от 0 до 759 может быть не один строб на 400, а два или даже болеше. Можно отсимулировать эту модель после раскладки и посмотреть результаты.