Отправлено SM 29 июля 2004 г. 15:29 В ответ на: и еще один вопросец: реализация задержки на верилоге. как? (+) отправлено JimBin 29 июля 2004 г. 13:42

делаете атомат, который выдает RD, а через такт (два, три ...) считывает данное.

• т.е. считать такты вручную? (+) — JimBin   (29.07.2004 16:26, 82 байт)
  • Ну как реализовать - это уже дело вкуса — SM   (29.07.2004 16:48, пустое)
    • насчет реализации согласен. Но факт в том что в верилоге нет встроенной процедуры/команды задержки и ее надо самому создавать (-) — JimBin   (29.07.2004 16:56, пустое)
      • как тут уже говорилось, поставьте себя на место синтезатора — Romario   (29.07.2004 17:07, 154 байт)
      • Не надо делать задержек (+) — SM   (29.07.2004 17:02, 157 байт)
        • угу. я понял. в поиске найдено очень много призывов к синхронным схемам. (-) — JimBin   (29.07.2004 17:10, пустое)
          • А как еще сделать задержку? Попытки были на гейтах - ничего хорошего не получалось :-((( — ВЛог   (30.07.2004 00:04, пустое)