[an error occurred while processing this directive]
Ну как реализовать - это уже дело вкуса
(«Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))
Отправлено
SM
29 июля 2004 г. 16:48
В ответ на:
т.е. считать такты вручную? (+)
отправлено JimBin 29 июля 2004 г. 16:26
Составить ответ
|||
Конференция
|||
Архив
Ответы
насчет реализации согласен. Но факт в том что в верилоге нет встроенной процедуры/команды задержки и ее надо самому создавать (-)
—
JimBin
(29.07.2004 16:56,
пустое
)
как тут уже говорилось, поставьте себя на место синтезатора
—
Romario
(29.07.2004 17:07, 154 байт)
Не надо делать задержек (+)
—
SM
(29.07.2004 17:02, 157 байт)
угу. я понял. в поиске найдено очень много призывов к синхронным схемам. (-)
—
JimBin
(29.07.2004 17:10,
пустое
)
А как еще сделать задержку? Попытки были на гейтах - ничего хорошего не получалось :-(((
—
ВЛог
(30.07.2004 00:04,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru