[an error occurred while processing this directive]
|
module rand(
rst,
clk,
do
);
input rst,clk;
output[31:0] do;
parameter mask = 32'h82608edb;// полином
reg[31:0] sh_reg;// -- сдвиговый регистр
reg p;//триггер-защелка
wire[31:0] back ; // обратная связь
wire[31:0] smsk;// выход мултиплексора
wire[31:0] shft; // сдвинутый регистр
assign smsk = (p==1)? mask:0; // мультиплексор
assign shft[31:0]={sh_reg[30:0], 1'b0}; // сдвиг регистра
assign back= smsk^shft; // полный сигнал обратной связи
//
//
//--Тут синтезируется тригер-защелка и синтезатор может выдавать
//--предупреждения, которые надо херить, ибо так оно и задумано.
always @(rst or clk) //управление битом p
begin
if (rst==1) p=1; // 1 при сбросе (в принципе можно похерить)
else
if (clk==0) p=sh_reg[31]; // при клоке = 0 пишем туда reg(31)
end
always@(posedge clk or rst) // управление сдвиговым регистром.
begin
//--При сбросе пишем 0xffffffff или любое другое значение, не равное 0
if (rst==1) sh_reg=32'hffffffff;
else
//-- по фронту клока пишем в регистр сигнал обратной связи.
if (clk==1) sh_reg=back;
end
assign do=sh_reg;// подаем значение регистра на выход
endmodule
E-mail: info@telesys.ru