[an error occurred while processing this directive]
учитываются, но не синтезируются в железо а предназначены для других целей
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Romario
09 августа 2004 г. 22:34
В ответ на:
И все? Симулятор показывает эти задежки, значит в загр файле они учитываются - или я не прав?
отправлено victel 09 августа 2004 г. 22:29
http://www.telesys.ru/wwwboards/vhdl/32/messages/9066.shtml
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru