моя идея была переложить эту функцию из VHDL в Verilog, есть ещё Verilog-A для аналоговой схемоты, там logarithm стандартная функция, банальная мысль: почему в обычный не заложили эту функцию? Если кто че придумает, ДЕЛИТЕСЬ :) («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] моя идея была переложить эту функцию из VHDL в Verilog, есть ещё Verilog-A для аналоговой схемоты, там logarithm стандартная функция, банальная мысль: почему в обычный не заложили эту функцию? Если кто че придумает, ДЕЛИТЕСЬ :)

(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Отправлено MAZZI 13 августа 2004 г. 14:52
В ответ на: Описание где-то затерялось. отправлено V61 13 августа 2004 г. 13:42

Составить ответ ||| Конференция ||| Архив

Ответы

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа