|
|
подскажите плиз, почему в симуляторе этот код выглядит нормально,
а после имплементации чепуха какая-то (out4к на земле,
out1m на питании) ? среда - ise 6.2
-----------------------------
module ver(clock, reset, out1m, out4k);
input clock, reset;
output out1m, out4k;
reg [11:0]c;
assign out4k = c[11];
assign out1m = !c[3];
always @ (posedge clock)
c <= c + 1;
always @ (posedge reset)
c <= 0;
endmodule
-------------------
E-mail: 
info@telesys.ru
