[an error occurred while processing this directive]
Проанализировал RTL схему своего проекта, действительно каша с синхронизацией, но все регистры 4-разрядные, а на времянке 3 и 1 разрядные получаются, почему????
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Grave_Digger 22 сентября 2004 г. 14:38
В ответ на: Ответ (+) отправлено
Builder 21 сентября 2004 г. 19:55