Отправлено MAZZI 11 ноября 2004 г. 10:34 В ответ на: Допускается, это Verilog-2001. отправлено SM 10 ноября 2004 г. 14:46

главное смотрите чтобы не было присвоения к векторному массиву побитового массива.
wire [7:0] w_array2 [5:0]; // Declare an array of 8 bit vector wire
wire w_array1[7:0][5:0]; // Declare an array of single bit wires
минус в том, чтобы их переназначить очень геморойные функции писать.

• Сорри, но речь тут о "output reg" — SM   (11.11.2004 20:50, пустое)