[an error occurred while processing this directive]
Сорри, но речь тут о "output reg"
(«Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))
Отправлено
SM
11 ноября 2004 г. 20:50
В ответ на:
Это допускалось и в старом Verilog, главное...
отправлено MAZZI 11 ноября 2004 г. 10:34
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru