[an error occurred while processing this directive]
Языковая конструкция здесь ни при чем.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
V61 19 ноября 2004 г. 13:26
В ответ на: вопрос по VHDL(+) отправлено
Romario 19 ноября 2004 г. 12:37
|
|
|
|
Это вопрос к синтезатору.
По идее, синтезатор должен подключить вход на '0' или вообще не подключать (если это происходит по умолчанию внутри Lut), но, как говорится, возможны варианты.
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru