Отправлено V61 19 ноября 2004 г. 14:15 В ответ на: я имел ввиду вот что(+) отправлено Romario 19 ноября 2004 г. 13:41

Просто визуально.
Else if = elsif.
Оттого, что Вы вынесете счетчик в отдельный процесс ничего не измениться.
И это будет в стиле.
Если напишите, что-то вроде
Cnt_d <= cnt when wr = '0' else data;
А затем
elsif (rising_edge(clk)) then
if ce = '1' then
cnt <= cnt_d -1;
end if;
end if;
Синтезатор однозначно поставит мультиплексор перед счетчиком, а не наоборот.

По автомату, так сразу сказать не могу, но такая вложенность - не красива, и тяжело читаема.
Лучше, конечно, чтобы после when =>, не было различных if.
Правда на VHDL это тяжеловато, здесь хороша casex с Verilog.
Но если получится
case (main_state & sign) is
...............
when (st0 & sign0) => .....
when (st0 & sign1) => .....
...............
end case;
Будет понятно, красиво и без лишних комментариев.
Но тяжело и нужно экспериментировать, с конкретным синтезатором.