[an error occurred while processing this directive]
|
В этой конфе, имхо, более уместно и удобно. :)
Вы в этом выражении имели в виду, что так на AHDL создается массив модулей? Тогда вот такой вариант на Верилоге не то же самое?
generate
begin: A
genvar i;
for(i = 0; i < 16; i = i + 1)
begin: B
MY_MODULE my_module( /* подключения портов */ );
end
endgenerate
E-mail: info@telesys.ru