Отправлено Oldring 24 ноября 2004 г. 18:00 В ответ на: (+) отправлено Dr.Alex 24 ноября 2004 г. 17:45

1. ОК, попробую. Почему для PCI это обязательно? Если бы корректно синтезировался TFF - то какая разница для PCI?

2. Не знаю, какие там триггеры - в simulation модели, по которой я смотрю, я отличить IOB триггер от другого не могу. Просто вижу, что выход буфера подключен на вход какой-то логики, на который также подается вход OFF (?) и состояние машины. А выход логики уже защелкивается. Да, защелкиваю я вход с шины не в каждом клоке, а в определенном состоянии машины. В рассчете на CE у IFF. Сейчас это место разобрано - позднее могу уточнить более детально.

3. Пусть они не будут одинаковые. Я не такой уж большой дока в FPGA, чтобы быть уверенным, что я все ограничения описал правильно. То, что триггеры синтезируются именно в IOB - это просто гарантия того, что я не ошибся. По поводу всего остального мне говорят в одной строчке, там где максимальная частота клока.

• Сорри, домой пора, завтра допишу.. — Dr.Alex   (24.11.2004 18:04, пустое)
  • Спасибо! Похоже добился того, чего хотел! — Oldring   (24.11.2004 18:46, 485 байт)
    • А может я просто неправильно понял по поводу логики после TFF. — Oldring   (24.11.2004 19:01, 195 байт)
      • Таки допишу чего хотел (+) — Dr.Alex   (25.11.2004 11:29, 2658 байт)
        • (+) — Oldring   (25.11.2004 12:41, 2256 байт)
          • Объясню почему хотелось бы видеть код. — zlyh   (25.11.2004 18:45, 1742 байт)
            • Варианты есть. — Oldring   (25.11.2004 20:24, 670 байт)
              • Ответ: — zlyh   (26.11.2004 10:08, 761 байт)
                • Ответ: — Oldring   (26.11.2004 10:36, 534 байт)
                  • Из схемы в EDIF кидают — zlyh   (26.11.2004 11:43, 410 байт)
        • А простите за глупый вопрос (+) — Интересующийся   (25.11.2004 11:40, 222 байт)
          • Да не триггера, @#$, а пина выходного. Он управляется, соответственно, двумя триггерами через буфер с енейблом.. — Dr.Alex   (25.11.2004 11:43, пустое)