Отправлено yes 26 ноября 2004 г. 11:36 В ответ на: Насколько можно даверять ISE Post-Place & Route Static Timing? отправлено Oldring 26 ноября 2004 г. 10:49

почему бы нет, если задержка в тактовой цепи входного триггера больше чем у CLB-шного (как я понимаю это второй случай?), то вполне возможно

1) ?
2) точно учитывает - если уменьшать разброс параметров V, t то времянка улучшается
3) думаю (вернее надеюсь), что берется worst case по множеству кристаллов

• Да, но разброс разница hold-setup почему такая большая? — Oldring   (26.11.2004 11:56, пустое)
  • не согласен с yes. буем разбираться.. (+) — Dr.Alex   (26.11.2004 12:58, 1319 байт)
    • то ли от Ю/Я, то ли от ОМАР-а но у меня какая-та деградация наблюдается — yes   (26.11.2004 16:09, 56 байт)
      • Аргументируйте вашу деградацию! Я-то свою аргументирую!! :-) — Dr.Alex   (26.11.2004 16:22, пустое)
        • TI (вернее кто там доку пишет) такие уроды, я их очень сильно хочу аргументировать — yes   (26.11.2004 16:45, пустое)
          • :-) — Dr.Alex   (26.11.2004 17:06, пустое)