[an error occurred while processing this directive]
Хочется услышать примеры:
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
zlyh 26 ноября 2004 г. 14:46
В ответ на: Verilog vs VHDL отправлено
Doka 26 ноября 2004 г. 14:08
|
|
|
|
1) при использовании различных синтезаторов надо подключать разные дурацкие пакеты :-)
2) порой на ВХДЛ приходится менять операторы
3) приходится смотреть в пакете конкретного синтезатора как реализовать тот или иной оператор.
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Ответ: — Doka (26.11.2004 15:04, 1266 байт)
- Ответ: — zlyh (26.11.2004 19:08, 1612 байт)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru