не - тогда так - я там ашипся! (+) («Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))

[an error occurred while processing this directive] не - тогда так - я там ашипся! (+)

(«Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))

Отправлено SM 10 декабря 2004 г. 21:20
В ответ на: эт' на каком-то тарабарском языке :), но по-моему не так отправлено yes 10 декабря 2004 г. 14:59

d_trig : DFF;
s_trig : DFFE;

d_trig=SDA;
d_trig.clk=hi_speed_clock;

s_trig=SDA;
s_trig.clk=hi_speed_clock;
s_trig.ena = (d_trig XOR SDA) AND NOT SCL;

ну а на верилоге это видимо так:

reg d_trig, s_trig;

always (@posedge high_speed_clk)
begin
d_trig <= SDA
if ((d_trig^SDA)&!SCL) s_trig<=SDA;
end

а вот как это сделать без отдельного клока и DDR-триггеров - ума не приложу что-то... Но вечер, устал наверное :)

Отправка ответа