Отправлено JohnKorsh 04 января 2005 г. 15:53

Работаю в SD3 (FPSLIC).
Не мог бы кто помочь разобраться в следующем: при синтезе схемы с VHDL Spectrum дает предедьно возможную частоту работы схемы по F опоры для данного кристалла 39 Мегагерц, а Figaro не может развести при time constrains на эту F опоры, соответствующим 12 Мегагерц. 39 МГц- это что идеал, к которого можно как-то достичь или я что-то не так понимаю?